

Electronic component such as an SAW device and method for producing the same

Patent Number: US6498422
Publication date: 2002-12-24
Inventor(s): Hori YOSHITSUGU (JP)
Applicant(s): MURATA MANUFACTURING CO (JP)
Requested Patent: JP2000077970
Application Number: US19990387984 19990901
Priority Number(s): JP19980248258 19980902
IPC Classification: H03H9/25
EC Classification: H03H3/08, H03H9/145
Equivalents: DE19941872, JP3303791B2

Abstract

An electronic component comprises a substrate having a surface on which an electrode is formed and an SAW circuit element having a surface on which a circuit is formed. The circuit element is held such that the surface of the circuit element and the surface of the substrate are opposed to each other. A bump electrode joins the circuit on the circuit element and the electrode of the substrate together, and a sealing material joins the circuit element and the substrate together in the periphery of the space between the circuit-forming surface of the circuit element and the substrate. The space between the circuit-forming surface of the circuit element and the substrate is hermetically sealed by the circuit element, the substrate, and the sealing material. Advantageously, a low-temperature soldering material such as solder, or an adhesive, is used as the sealing material

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開 2000-77970

(P 2000-77970 A)

(43) 公開日 平成12年3月14日 (2000. 3. 14)

(51) Int. C1.⁷

H 03 H 9/25
H 01 L 41/09
H 03 H 9/02
9/10

識別記号

F I

H 03 H 9/25
9/02
9/10
H 01 L 41/08

テマコード (参考),

A 5J097
K 5J108
C

審査請求 未請求 請求項の数 6

O L

(全 9 頁)

(21) 出願番号

特願平10-248258

(22) 出願日

平成10年9月2日 (1998. 9. 2)

(71) 出願人 000006231

株式会社村田製作所

京都府長岡市天神二丁目26番10号

(72) 発明者 堀 良嗣

京都府長岡市天神二丁目26番10号 株式
会社村田製作所内

(74) 代理人 100094019

弁理士 中野 雅房


F ターム(参考) 5J097 AA17 AA27 AA29 AA30 AA31
AA33 HA04 HA09 JJ03 JJ06
JJ07 JJ09 KK09 KK10
5J108 EE03 EE04 EE07 EE17 EE19
KK07

(54) 【発明の名称】電子部品及びその製造方法

(57) 【要約】

【課題】 簡単な構造によって小形の封止型電子部品を製作すると共に当該電子部品の電気的特性を良好にする。また、不良品を発生させないように歩留りよく電子部品を製造する。

【解決手段】 弹性表面波素子 5 2 の表面には、すだれ状電極 5 5 の入出力電極 5 6 と素子側シールリング 5 7 を設ける。マウント基板 5 3 の上面には、内側取り出し電極 5 8 と基板側シールリング 6 1 を設け、内側取り出し電極 5 8 の上に突起電極 6 2 を設け、基板側シールリングの上にはんだ等の封止材 6 3 を設ける。接合前には、突起電極 6 2 の高さは封止材 6 3 よりも高くなっている。しかし、弹性表面波素子 5 2 を上下反転してマウント基板 5 3 の上におき、突起電極 6 2 を入出力電極 5 6 に接触させる。ついで、突起電極 6 2 を加熱加圧して入出力電極 5 6 に接合させると同時に、封止材 6 3 を素子側シールリング 5 7 に接合させる。



【特許請求の範囲】

【請求項1】回路素子の回路を形成された面と基板とを対向させ、回路素子に形成された回路と基板の電極とを突起電極によって接合し、回路素子の回路形成面と基板との間の空間の周囲において回路素子と基板を封止材によって接合し、回路素子、基板及び封止材によって回路素子の回路形成面と基板の間の空間を気密的に封止したことを特徴とする電子部品。

【請求項2】前記封止材は、はんだ等のろう材又は接着剤であることを特徴とする、請求項1に記載の電子部品。

【請求項3】前記回路素子の寸法と前記基板の寸法とがほぼ同じであることを特徴とする、請求項1又は2に記載の電子部品。

【請求項4】前記突起電極がAuを主成分とすることを特徴とする、請求項1～3に記載の電子部品。

【請求項5】回路素子に形成された回路と基板に設けられた電極のうちいずれか一方に突起電極を設け、回路素子に形成された回路の周囲を囲むようにして回路素子の回路を形成された面と基板のうちいずれか一方に前記突起電極よりも低い封止材を周設し、回路素子の回路を形成された面を基板に対向させて回路素子の回路と基板の電極を突起電極を介して接觸させることにより、基板の電極を介して回路素子の回路を接地させ、突起電極に圧力を加えて突起電極により回路素子の回路と基板の電極を接続すると共に封止材によって回路素子と基板の間の空間の周囲を気密的に封止することを特徴とする電子部品の製造方法。

【請求項6】複数個分のサイズを有する基板に複数個の回路素子を接合一体化させた後、複数個の回路素子を実装された基板を1個ずつの電子部品に分離することを特徴とする、請求項4に記載の電子部品の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は電子部品及びその製造方法に関する。特に、本発明は、弹性表面波装置(SAWデバイス)や高周波デバイス、あるいはそれらを実装するモジュールやサブモジュール等の電子部品とその製造方法に関するものである。

【0002】

【従来の技術】(第1の従来例)従来の弹性表面波装置1の構造を図1に示す。この弹性表面波装置1にあっては、窪みを形成されたキャビティ構造のセラミックパッケージ2内に弹性表面波素子(チップ)3を納めてダイボンドし、さらにワイヤ4によってセラミックパッケージ2に設けた電極部5に弹性表面波素子3をワイヤボンディングした後、セラミックパッケージ2の天面を板状のキャップ6で覆い、キャップ6の外周部をコバール(KOVAR)リング7を介してセラミックパッケージ2の上面に溶接することにより、弹性表面波素子3を気

密封止している。

【0003】このような弹性表面波装置1では、弹性表面波素子3の電極材料として水分に弱いAl等の電極材料が用いられるので、弹性表面波素子3を気密封止することにより、電極の腐食を防止している。また、弹性表面波素子3とキャップ6との間に空間を形成することにより、弹性表面波素子3の弹性振動を妨げないようにしている。

【0004】しかしながら、このような弹性表面波装置1では、窪みを有するキャビティ構造のセラミックパッケージ2を必要とするので、コストが高くなっていた。また、弹性表面波素子3のサイズに対してセラミックパッケージ2の容積分だけ実装面積や高さ(厚み)が増すことになり、弹性表面波装置1等の高密度実装化や、この弹性表面波装置1が組み込まれる機器を小形化する障害となっていた。さらに、セラミックパッケージ2を用いているので、セラミックパッケージ2そのものの製造工程やコバールリング7の製造工程に加え、セラミックパッケージ2とコバールリング7の接合工程、弹性表面波素子3のダイボンディング、コバールリング7とキャップ6の溶接工程などが必要となり、製造工程が複雑で高価なものとなっていた。

【0005】(第2の従来例)従来の別な構造の弹性表面波装置11の構造を図2に示す。この弹性表面波装置11では、配線基板12上に弹性表面波素子(ペアチップ)13をフェースダウンでフリップチップ実装し、弹性表面波素子13の表面に設けたバンプ14を配線基板12上に設けた基板電極15に接合している。弹性表面波素子13と配線基板12の間の空間16は、バンプ14と基板電極15の腐食防止や熱応力差による接合部の破壊を防ぐために、封止樹脂18によって気密的に封止されている。また、配線基板12の上面に設けた樹脂流れ防止膜19によって硬化前における封止樹脂18の樹脂流れを防止している。

【0006】しかしながら、このような弹性表面波装置11では、配線基板12と弹性表面波素子13の間に充填される封止樹脂18の比誘電率が3～4程度あるため、その誘電特性により弹性表面波装置11の通過損失や反射特性等に少なからず影響が見られた。また、封止樹脂18を配線基板12と弹性表面波素子13の間に充填するのに時間が掛かるため、製造工程を合理化するまでの障害となっていた。また、弹性表面波素子13の表面を樹脂封止してしまうと、その機械的な弹性振動が抑制され、弹性表面波装置11の特性が悪くなる問題があった。

【0007】(第3の従来例)そこで、弹性表面波素子の弹性振動を阻害したり、通過損失等を悪くする封止樹脂を用いることなく、しかも小形化することができるものとして、キャビティ構造のセラミックパッケージとバンプ接続を用いた弹性表面波装置21が用いられてい

る。このような弾性表面波装置21を図3に示す。この弾性表面波装置21にあっては、図1で説明したようなセラミックパッケージ22内に弾性表面波素子23をフェースダウンで納め、弾性表面波素子23の上面に設けられたバンプ27を電極部24に接合し、セラミックパッケージ22の上にコバーリング25を介してキャップ26の外周下面を接合している。

【0008】このような構造の弾性表面波装置21では、弾性表面波素子23の表面を樹脂封止しないので、弾性表面波素子23の表面振動が阻害される恐れがなく、また封止樹脂によって弾性表面波装置21の通過特性や反射特性等を悪くすることもない。さらに、セラミックパッケージ22を用いているものの、バンプ接合することによってワイヤをボンディングするためのスペースを不要にしてセラミックパッケージ22の小形化を図っている。

【0009】しかしながら、このような弾性表面波装置21では、バンプ接合によってセラミックパッケージ22と弾性表面波素子23を一体化しているものの、セラミックパッケージ22を用いる点では第1の従来例と変りなく、第1の従来例と比較して格段に弾性表面波装置21を小型化できるものではなかった。

【0010】(第4の従来例)そこで、セラミックパッケージを用いることなく、しかも封止樹脂によって弾性表面波素子表面の弾性振動を阻害したりすることがなく、従って小形化が可能で、かつ信頼性の高い弾性表面波装置31として、図4に示すような構造のものが提案されている(特開平9-162690号公報)。この弾性表面波装置31にあっては、弾性表面波素子32の表面にすだれ状電極(図示せず)と入出力電極33が設けられており、入出力電極33の上にバンプ34が形成されている。また、その周囲には素子側シールリング35を周設している。そして、この弾性表面波素子32をフェースダウンにしてマウント基板36上に置き、マウント基板36に設けた取り出し電極37にバンプ34を接続すると共に素子側シールリング35をマウント基板36の基板側シールリング38に接合している。弾性表面波素子32の表面とマウント基板36との間の空間39は、素子側シールリング35と基板側シールリング38の接合によって封止しており、さらに弾性表面波素子32の裏面側から封止樹脂40を塗布して封止樹脂40内に弾性表面波素子32を封入し、封止樹脂40によって弾性表面波素子32とマウント基板36との間の空間39を封止している。

【0011】この弾性表面波装置31では、弾性表面波素子32の全体に液状の封止樹脂40を塗布し硬化させることにより弾性表面波素子32を封止している。このような封止樹脂40としては、従来のモールド樹脂に揮発性溶剤を加えたものが用いられており(上記公開公報に開示されている実施例では、住友ベークライト製のC

RPシリーズが用いられている)、このような封止樹脂40は絶縁性である。ところが、弾性表面波装置は、一般に、高周波になるほど電磁放射に対する対策が必要になり、この弾性表面波装置31のように絶縁性の封止樹脂で覆われていると、100MHz以上の高周波で用いたときに電磁輻射の影響を受けて誤動作する恐れが強い。

【0012】また、この弾性表面波装置31では、表面が封止樹脂で覆われていて湾曲しているので、チップマウントで弾性表面波装置31を自動挿入する際、チップマウントによる吸引状態が安定でなく、実装不良が多発する恐れがあった。

【0013】また、このような弾性表面波装置31では、素子側及び基板側シールリング35、38の材料としてAuを用い、素子側シールリング35と基板側シールリング38を仮圧着した後、両者をリフローさせて接合一体化している。ところが、Auからなる素子側シールリング35と基板側シールリング38を仮圧着させるためには、およそ250~400°Cで加熱する必要がある。このとき、弾性表面波素子32に焦電性の強い材料(LiTaO₃やLiNbO₃)を使っている場合には、この加熱により弾性表面波素子32に焦電破壊を生じる恐れが高かった。そして、焦電破壊を生じると弾性表面波素子32としての特性に悪影響を与える問題があった。

【0014】さらに、弾性表面波素子32とマウント基板36の間の気密性を確保するため、基板側シールリング38と素子側シールリング35とを仮圧着させた後リフローさせているが、Auの融点は約1000°Cであるため、リフロー加熱する際には、基板側シールリング38及び素子側シールリング35を約1000°C以上に昇温させなければならない。弾性表面波装置31では、一般に配線材料としてAlが使用されており、その融点は約660°Cであるため、リフロー加熱の熱でAl配線が溶けてしまう。こうしてAl配線が切断すると、期待される電気特性が全く得られず、弾性表面波装置31は不良品となる。

【0015】
【発明が解決しようとする課題】本発明は上述の技術的問題点を解決するためになされたものであり、その目的とするところは、簡単な構造によって小形の封止型電子部品を製作すると共に当該電子部品の電気的特性を良好にすることにある。また、不良品を発生させないように歩留りよく電子部品を製造することができる電子部品の製造方法を提供することにある。

【0016】
【発明の開示】請求項1に記載した電子部品は、回路素子の回路を形成された面と基板とを対向させ、回路素子に形成された回路と基板の電極とを突起電極によって接合し、回路素子の回路形成面と基板との間の空間の周囲

において回路素子と基板を封止材によって接合し、回路素子、基板及び封止材によって回路素子の回路形成面と基板の間の空間を気密的に封止したことを特徴としている。

【0017】この電子部品にあっては、回路素子と基板をパッケージとして用い、突起電極によって回路素子と基板との間に空間を形成し、回路素子、基板及び周囲の封止材によって回路素子と基板の間の空間を封止している。従って、セラミックパッケージが不要で、電子部品を小形化し、低コスト化することができる。さらに、回路素子の上を封止樹脂によって覆っていないので、表面を平滑にすることができ、チップマウンタ等の自動実装機で電子部品を実装する場合にも実装ミスが生じにくくい。

【0018】また、請求項2に記載しているように、封止材としてはんだ等のろう材や接着剤を用いれば、比較的低温で回路素子と基板を接合させることができるので、回路素子が熱によって破損される恐れがなく、製造時の不良品発生率を低減することができる。また、封止材としてはんだ等のろう材や接着材を用いれば、回路素子の上を封止樹脂で覆っていないくとも、確実に回路素子と基板の間の空間を気密的に封止することができる。

【0019】さらに、請求項3に記載の実施態様は、請求項1又は2に記載した電子部品において、前記回路素子の寸法と前記基板の寸法とがほぼ同じであることを特徴としている。

【0020】このような構造の電子部品によれば、基板サイズを最小にして電子部品を小形化することができ、微小サイズの電子部品を形成することができる。

【0021】さらに、請求項4に記載の実施態様は、請求項1、2又は3に記載した電子部品において、前期突起電極がAuを主成分としていることを特徴としている。

【0022】Auを主成分とする突起電極を用いれば、接合を容易に行なえると共に接合部の抵抗を小さくできる。

【0023】請求項5に記載した電子部品の製造方法は、回路素子に形成された回路と基板に設けられた電極のうちいずれか一方に突起電極を設け、回路素子に形成された回路の周囲を囲むようにして回路素子の回路を形成された面と基板のうちいずれか一方に前記突起電極よりも低い封止材を周設し、回路素子の回路を形成された面を基板に対向させて回路素子の回路と基板の電極を突起電極を介して接触させることにより、基板の電極を介して回路素子の回路を接地させ、突起電極に圧力を加えて突起電極により回路素子の回路と基板の電極を接続すると共に封止材によって回路素子と基板の間の空間の周囲を気密的に封止することを特徴としている。

【0024】このようにして電子部品を製造すれば、突起電極を介して回路素子の回路と基板の回路を接触させ

ることによって回路素子の回路を接地しているので、回路素子と基板を接合させる際に回路素子に発生した焦電荷を突起電極を介して基板側からグランドへ逃がすことができ、回路素子の焦電破壊を防止することができる。

【0025】また、突起電極と封止材を同時に溶着させて回路素子と基板を接合しているので、電子部品の製造工程を簡略化でき、製造効率を向上させることができる。

【0026】請求項6に記載の実施態様にあっては、請求項5に記載した電子部品の製造方法において、複数個のサイズを有する基板に複数個の回路素子を接合一体化させた後、複数個の回路素子を実装された基板を1個ずつの電子部品に分離することを特徴としている。

【0027】この実施態様にあっては、複数個の電子部品を一度に製造することができるので、電子部品の製造効率を向上させることができる。

【0028】

【発明の実施の形態】(第1の実施形態)図5(a)

(b)は本発明の一実施形態による弾性表面波装置51の構造を示す断面図である。52は弾性表面波素子であって、マウント基板53上にフェースダウンで実装されている。弾性表面波素子52は、水晶やLiTaO₃、LiNbO₃等からなる圧電基板54の表面にA1等からなる2組のすだれ状電極(IDT電極)55が形成され、各すだれ状電極55には入出力電極56が設けられている。また、圧電基板54の表面の外周縁には、全周にわたって素子側シールリング57が設けられている。

【0029】マウント基板53は、弾性表面波素子52とほぼ等しい縦横寸法を有している。マウント基板53の上面及び下面には、互いに対向するようにして内側取り出し電極58と外部電極59が設けられており、両電極58、59はマウント基板53を表裏に貫通するように設けられたスルーホール60によって導通させられている。さらに、マウント基板53の上面外周部には、基板側シールリング61が全周にわたって設けられている。

【0030】しかし、弾性表面波素子52は、フェースダウンでマウント基板53上に置かれ、入出力電極56をAuバンプのようなAuを主成分とする突起電極62によりマウント基板53の内側取り出し電極58に接合されている。また、素子側シールリング57と基板側シールリング61とは、封止材63によって接合されており、素子側シールリング57と基板側シールリング61を封止材63で接合することにより弾性表面波素子52の内面(すだれ状電極55が設けられている面)とマウント基板53との間の空間64を気密的に封止している。ここで、封止材63としては、SnまたはPb等を主成分とするろう材が用いられており、例えばSn系はんだ、Pb系はんだ、各種Pbフリーのはんだ等を使用することができる。

【0031】このような構造の弾性表面波装置51によれば、第1の従来例や第3の従来例のようにセラミックパッケージを用いておらず、弾性表面波素子52とマウント基板53自体によって封止構造を形成しているので、弾性表面波装置51の小形化、低背化を図ることができる。また、高価なセラミックパッケージを用いないので、コストも安価にすることができる。また、弾性表面波素子52とマウント基板53を接続するのに突起電極62を用いているので、突起電極62の高さによって弾性表面波素子52とマウント基板53の間に弾性表面波素子52の弹性振動を抑制しないように空間64を確保することができる。さらに、ボンディング用のワイヤを用いないので、ワイヤを配線するための空間が必要なく、一層弾性表面波装置51を小形化することができる。

【0032】また、本発明の弾性表面波装置51にあつては、弾性表面波素子52とマウント基板53と封止材63のみによってすだれ状電極55の納められている空間64を封止しているので、第2の従来例や第4の従来例のように封止樹脂が必要なく、弾性表面波装置51の特性を劣化させることができない。さらに、封止樹脂を用いていないから、弾性表面波装置51の上面を平滑にすることができ、チップマウンタ等による部品実装も容易に行なうことができる。

【0033】さらに、この弾性表面波装置51では、表面を封止樹脂によって覆われておらず、表面が平坦になっているので、チップマウンタ等によって容易に吸着することができ、確実に部品実装を行なえる。

【0034】次に、上記弾性表面波装置51の製造方法を図6及び図7により説明する。図6(a)に示すように、圧着ステージ65は接地してグランド電位に保持されており、圧着ステージ65上には、弾性表面波素子52の複数枚分の寸法(面積)を有するマウント基板53(集合基板)が載置され、所定位置に位置決めされている。このマウント基板53には複数本のスルーホール60が表裏に貫通し、スルーホール60の上端はマウント基板53の上面に形成された内側取り出し電極58に導通し、スルーホール60の下端はマウント基板53の下面に形成された外部電極59に導通しており、各内側取り出し電極58と各外部電極59がスルーホール60を介して1対1に導通している。各内側取り出し電極58の上面には、Auからなる突起電極62がワイヤーボンディング技術(Auワイヤーの融着させる方法)によって設けられている。また、マウント基板53の上面の、弾性表面波装置51の1個に相当する領域の外縁全周には、はんだ濡れ性の良好な金属材料からなる基板側シールリング61が設けられている。はんだ濡れ性の良好な金属材料としては、Ni層の上にAu層を積層した2層構造のものなどを用いることができる。この基板側シールリング61の上面全周には、はんだ等のろう材からな

る封止材63が盛られている。この封止材63は、例えば印刷法によって基板側シールリング61上にろう材ペーストを供給し、ろう材ペーストのみの状態でリフローソルダリングした後で洗浄し、フラックス残渣を取り除いて形成される。接合前のマウント基板53では、各突起電極62の高さを封止材63の高さに比べて高くしている。

【0035】一方、圧着ステージ65の上方に位置する熱圧着ツール66の下面には、表面にすだれ状電極55や出入力電極56等を形成された複数枚の弾性表面波素子52が、表面を下にして位置決め状態で吸着されている。

【0036】こうして圧着ステージ65上に位置決めされたマウント基板53と、熱圧着ツール66の下面に保持された弾性表面波素子52とは、互いに対向するように配置され、位置合わせした後、図6(b)のように互いに重ね合わされる。このとき、突起電極62の高さが封止材63の高さよりも高くなっているので、熱圧着ツール66を下降させると、まず図6(b)のように突起電極62が弾性表面波素子52の出入力電極56に当たる。この状態で熱圧着ツール66を250°C~400°Cに加熱し、さらに圧力を加えて熱圧着ツール66を下降させると、熱圧着ツール66の熱及び圧力で、突起電極62が押し潰され、それによって図6(c)に示すようにマウント基板53の封止材63が弾性表面波素子52の素子側シールリング57に接触する。このとき、熱圧着ツール66によって、はんだ等のろう材からなる封止材63が融ける程度の熱と圧力を弾性表面波素子52とマウント基板53に加え、溶融した封止材63の表面の酸化膜をその圧力で破り、各弾性表面波素子52の素子側シールリング57と接合させる。同時に、マウント基板53の突起電極62と弾性表面波素子52の出入力電極56も、熱圧着ツール66の熱によって拡散接合される。このように封止材63の接合と突起電極62の接合を同時に行なうことができるので、工程数を短縮して簡略化することができる。

【0037】第4の従来例では、基板側シールリングと素子側シールリングを約1000°Cでリフローさせる必要があったが、本発明の場合には、はんだ等からなる封止材63を用いているので、250°C~400°Cの加熱で弾性表面波素子52とマウント基板53を接合させて空間64を封止することができ、断線等による不良品の発生を防止することができる。

【0038】上記のように、接合前において、突起電極62の高さを封止材63の高さよりも高くしているので、弾性表面波素子52とマウント基板53とを接合する際、封止材63で弾性表面波素子52とマウント基板53とを接合する前に、確実に突起電極62を押し潰して弾性表面波素子52の出入力電極56に接合させることができる。

【0039】ところで、弾性表面波素子52は、前記のように焦電性を有しているので、温度変化があると表面上に電荷（焦電荷）が蓄積する。これが原因となり、すだれ状電極55間で放電を生じ、すだれ状電極55が局所的に溶解し、特性不良の原因となることがある。この現象は焦電破壊と呼ばれ、焦電破壊が生じ易い材料としては、LiTaO₃やLiNbO₃などが知られている。焦電破壊は、弾性表面波素子52から電荷が迅速に逃げるようにしてやれば、防ぐことができる。この弾性表面波装置51では、突起電極62の高さを封止材63よりも高く形成しておき、弾性表面波素子52とマウント基板53を一体化する時にまず突起電極62が入出力電極56と当接し、突起電極62を介して弾性表面波素子52の電荷がマウント基板53へ逃げる。金属製の圧着ステージ65はグランドに接地されており、圧着ステージ65上に載置されたマウント基板53は、外部電極59が圧着ステージ65に電気的に接触しているので、マウント基板53の突起電極62も内側取り出し電極58、スルーホール60、外部電極59及び圧着ステージ65を介して接地状態にある。このため、マウント基板53に逃げた電荷は、圧着ステージ65を通ってグランドへ逃がされる。そして、突起電極62が弾性表面波素子52に当接してから接合のために温度を上げると、弾性表面波素子52に生じた電荷は、突起電極62、マウント基板53及び圧着ステージ65を介してグランドへ逃げるので、焦電性の高い圧電基板材料を用いている場合でも、焦電破壊を生じさせることなく、弾性表面波素子52とマウント基板53とを接合させることができる。

【0040】なお、図6(a) (b)では、マウント基板53に突起電極62を設けているが、弾性表面波素子52に突起電極62を設けてあっても差し支えない。ただし、弾性表面波素子52に突起電極62を設けると、ワイヤーバンピングなどの手法を用いる場合には、突起電極形成時にウエハを加熱することになるので、焦電破壊を生じる恐れがある。このため、マウント基板53に突起電極62を設ける方が歩留まりよく、弾性表面波装置51を製造できる。

【0041】こうして弾性表面波素子52とマウント基板53とを接合し終えると、図7(d)に示すように、熱圧着ツール66を圧着ステージ65上から退避させ、接合された弾性表面波装置51を冷却させ、また冷却時に発生する帶電電荷を圧着ステージ65からグランドへ逃がす。弾性表面波装置51が冷却したら、図7(e)に示すように、ダイシングによってマウント基板53

（集合基板）を1個1個の弾性表面波装置51に切り離し、図5に示したような弾性表面波装置51を同時に複数個製造する。弾性表面波装置51は1個ずつ製造してもよいが、この実施形態のように複数の弾性表面波装置51を同時に製造して分割することにより、効率よく弾性表面波装置51を製造することができる。

【0042】（第2の実施形態）図8(a) (b)
10 (c)は本発明の別な実施形態による弾性表面波装置71の構造及びその製造方法を説明する図である。この実施形態にあっては、プリント配線基板やセラミック基板等からなるマウント基板53は弾性表面波素子52よりも大きな面積を有しており、マウント基板53の上面の素子実装領域には基板側シールリング61と内側取り出し電極58が設けられており、基板側シールリング61上にははんだ等のろう材からなる封止材63が盛られており、図8には示されていないが圧着ステージと電気的に導通するように設けられた外部電極59に内側取り出し電極58が導通している。また、マウント基板53の素子実装領域以外の領域には、配線パターン72が形成されており、その上には所要の表面実装部品73がはんだ付け等により実装されている。

【0043】一方、弾性表面波素子52の表面には、すだれ状電極55の入出力電極56と素子側シールリング57が形成されており、入出力電極56には突起電極62が設けられている。この実施形態でも、突起電極62の高さは、封止材63の高さよりも高くなっている。

【0044】図8(a)に示すように、第1の実施形態の場合と同様にして、接地された圧着ステージ65の上に上記マウント基板53を載置し、弾性表面波素子52をフェースダウンにして熱圧着ツール66の下面に吸着させる。ついで、図8(b)に示すように、弾性表面波素子52をマウント基板53の上に実装し、突起電極62をマウント基板53の内側取り出し電極58に接触させる。この状態では、突起電極62は圧着ステージ65等を介して接地されており、弾性表面波素子52で生じた電荷はグランドへ逃がされる。このとき、封止材63は素子側シールリング57から離間している。

【0045】こうして突起電極62を内側取り出し電極58に接触させ、熱圧着ツール66と圧着ステージ65で弾性表面波素子52とマウント基板53を圧着させながら加熱し、図8(c)のように、突起電極62を内側取り出し電極58に接合させ、さらに封止材63を溶融させてを素子側シールリング57に溶接させる。

【0046】この実施形態でも、セラミックパッケージ等のケースが必要ないので、弾性表面波装置の小形化や40 低背化を図れ、コストも安価にことができる。しかも、はんだ等の封止材で弾性表面波素子とマウント基板の間の空間の周囲を封止することにより、弾性表面波素子52の気密性を確保することもできる。さらに、マウント基板53上に他の部品も実装することができるので、部品の実装密度を高くすることができ、各種回路の集積度を高めることができる。

【0047】（第3の実施形態）図9は本発明のさらに別な実施形態による弾性表面波装置76の構造を示す断面図である。この弾性表面波装置76にあっては、マウント基板53の外面を覆うように導電性被膜77を形成

し、弾性表面波素子52及び封止材63の外面を覆うよう導電性被膜78を形成し、両導電性被膜77、78を互いに導通させてある。この導電性被膜77、78は、グランド用の外部電極59と導通しているが、それ以外の外部電極59からは絶縁している。

【0048】この実施形態によれば、絶縁性のマウント基板53を用いた場合でも、弾性表面波装置76に電磁放射ノイズ対策（シールド）を施すことができる。なお、導電性皮膜77、78は、導電性粒子を分散した樹脂シート、金属シートの成形品、導電性粒子を分散配合した樹脂成形品などで形成することができる。

【0049】（第4の実施形態）図10は本発明のさらに別な実施形態による弾性表面波装置81の構造を示す断面図である。この弾性表面波装置81も電磁シールド効果を有するものであるが、素子側の導電性被膜78は弾性表面波素子52の裏面にのみ設けられており、素子側の導電性被膜78は弾性表面波素子52に設けられたスルーホール82及び封止材63を介してマウント基板53の導電性被膜77に導通させられている。

【0050】よって、この実施形態でも、絶縁性のマウント基板53を用いた弾性表面波装置に電磁放射ノイズ対策（シールド）を施すことができる。

【0051】なお、上記各実施形態においては、突起電極をAuで、封止材をはんだ等のろう材で形成した場合を説明したが、突起電極及び封止材を同一の硬化条件を持つ導電性接着剤で形成してもよい。また、突起電極や封止材の接合方法としては、加熱に限らず、超音波や圧力、振動等によって接合してもよい。

【図面の簡単な説明】

【図1】従来の弾性表面波装置の構造を示す断面図である。

【図2】従来の別な弾性表面波装置の構造を示す断面図

である。

【図3】従来のさらに別な弾性表面波装置の構造を示す断面図である。

【図4】従来のさらに別な弾性表面波装置の構造を示す断面図である。

【図5】(a)は本発明の一実施形態による弾性表面波装置の断面図、(b)は(a)のX-X線断面図である。

【図6】(a)(b)は同上の弾性表面波装置の製造方法を説明する断面図である。

【図7】(c)(d)(e)は図6の続図である。

【図8】(a)(b)(c)は本発明の別な実施形態による弾性表面波装置の製造方法を説明する断面図である。


【図9】本発明のさらに別な実施形態による弾性表面波装置を示す断面図である。

【図10】本発明のさらに別な実施形態による弾性表面波装置を示す断面図である。


【符号の説明】

52	弾性表面波素子
53	マウント基板
56	入出力電極
57	素子側シールリング
58	内側取り出し電極
61	基板側シールリング
62	突起電極
63	封止材
64	空間
65	圧着ステージ
66	熱圧着ツール
77, 78	導電性被膜


【図1】




【図2】




【図10】




【図3】




【図4】




【図5】



(b)



【図6】



【図7】




Diagram (b) shows a cross-section of the integrated circuit structure. It features a central vertical column of contacts labeled 56, 52, 57, 63, 58, 62, 65, 61, and 59. These contacts are interconnected by horizontal lines. Bond wires connect the contacts to a top metal layer, which is labeled 66. Below the contacts, there is a hatched region representing a substrate or interlayer dielectric. The labels 53 and 54 are also present on the right side of the diagram.

【図8】

